# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PTO/SB/21 (08-03)

Approved for use through 08/30/2003. OMB 0651-0031 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number. **Application Number** 10/707,803 **TRANSMITTAL** Filing Date 01/13/2004 **FORM** First Named Inventor Chao-Cheng Lee Art Unit (to be used for all correspondence after initial filing) **Examiner Name Attorney Docket Number** REAP0003USA Total Number of Pages in This Submission **ENCLOSURES** (Check all that apply) After Allowance communication / to Technology Center (TC) Fee Transmittal Form Drawing(s) Appeal Communication to Board Licensing-related Papers Fee Attached of Appeals and Interferences Appeal Communication to TC Petition Amendment/Reply (Appeal Notice, Brief, Reply Brief) Petition to Convert to a **Proprietary Information** After Final **Provisional Application** Power of Attorney, Revocation **Status Letter** Change of Correspondence Address Affidavits/declaration(s) Other Enclosure(s) (please Terminal Disclaimer **Extension of Time Request** Identify below): Request for Refund **Express Abandonment Request** CD, Number of CD(s) \_\_ Information Disclosure Statement Remarks **Certified Copy of Priority** Document(s) Response to Missing Parts/ Response to the office action has been sent to the examiner by fax on 12/04/2003 Incomplete Application Response to Missing Parts under 37 CFR 1.52 or 1.53 SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT Firm Winston Hsu, Reg. No.: 41,526 Individual name Signature Date CERTIFICATE OF TRANSMISSION/MAILING I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below. Typed or printed name Date Signature

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Under the Paperwork Reduction Act of 1945 no person

PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE no persons are required to respond to a collection of information unless it displays a valid OMB control number.

Applicant claims small entity status. See 37 CFR 1.27 Art Unit (\$) 0.00TOTAL AMOUNT OF PAYMENT REAP0003USA Attorney Docket No. METHOD OF PAYMENT (check all that apply) FEE CALCULATION (continued) Money Order 3. ADDITIONAL FEES Check Credit card Other None Large Entity <sub>I</sub> Small Entity Deposit Account: Fee Fee Fee Fee **Fee Description Deposit** Code (\$) Code (\$) Fee Paid 50-0801 Account 1051 130 2051 65 Surcharge - late filing fee or oath Number **Deposit** 2052 25 Surcharge - late provisional filing fee or 1052 50 North America International Patent Office Account cover sheet 130 Non-English specification 1053 130 1053 The Director is authorized to: (check all that apply) 1812 2,520 1812 2,520 For filing a request for ex parte reexamination Credit any overpayments ✓ Charge fee(s) indicated below 9201 1804 920\* Requesting publication of SIR prior to 1804 ✓ Charge any additional fee(s) or any underpayment of fee(s) Examiner action Charge fee(s) indicated below, except for the filing fee 1805 1,840\* Requesting publication of SIR after 1805 1,840 Examiner action to the above-identified deposit account. 1251 2251 55 Extension for reply within first month 110 **FEE CALCULATION** 1252 210 Extension for reply within second month 420 2252 1. BASIC FILING FEE 1253 950 2253 475 Extension for reply within third month Large Entity Small Entity Fee Paid Fee Fee Fee Fee **Fee Description** 1254 1,480 2254 740 Extension for reply within fourth month Code (\$) Code (\$) 2255 1,005 Extension for reply within fifth month 1255 2,010 1001 770 2001 385 Utility filing fee 1401 330 2401 165 Notice of Appeal 1002 340 2002 170 Design filing fee 330 165 Filing a brief in support of an appeal 1003 530 1402 2402 2003 265 Plant filing fee 145 Request for oral hearing 290 1403 2403 1004 770 2004 385 Reissue filing fee 1451 1,510 2005 1451 1,510 Petition to institute a public use proceeding 1005 160 80 Provisional filing fee 1452 110 2452 55 Petition to revive - unavoidable **SUBTOTAL (1)** (\$) 0.00 1453 1,330 2453 665 Petition to revive - unintentional 2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE 1501 1,330 2501 665 Utility issue fee (or reissue) Fee from Fee Paid Extra Claims below 1502 480 2502 240 Design issue fee **Total Claims** X -20\*\* = 320 Plant issue fee 1503 640 2503 Independent - 3\*\* = 130 Petitions to the Commissioner Claims 1460 130 1460 Multiple Dependent 1807 50 50 Processing fee under 37 CFR 1.17(q) 1807 Large Entity | Small Entity 180 Submission of Information Disclosure Stmt 1806 180 1806 Fee Fee Fee Fee Fee Description 40 Recording each patent assignment per Code (\$) Code (\$) 8021 8021 40 property (times number of properties) 2202 9 Claims in excess of 20 1202 18 385 Filing a submission after final rejection 1809 770 2809 43 Independent claims in excess of 3 1201 86 2201 (37 CFR 1.129(a)) Multiple dependent claim, if not paid 1203 290 2203 145 385 For each additional invention to be 770 1810 2810 examined (37 CFR 1.129(b)) \*\* Reissue independent claims 1204 86 2204 43 over original patent 770 2801 385 Request for Continued Examination (RCE) 1801 \*\* Reissue claims in excess of 20 1802 900 1802 900 Request for expedited examination 2205 1205 18 and over original patent of a design application Other fee (specify) (\$) 0.00SUBTOTAL (2) \*Reduced by Basic Filing Fee Paid (\$) 0.00 SUBTOTAL (3) \*\*or number previously paid, if greater; For Reissues, see above

SUBMITTED BY

Name (Print/Type) Winston Hsu

Signature (Complete (if applicable))

Registration No. (Attorney/Agent) 41,526

Telephone 886289237350

Date 3//2/2004

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Under the Paperwork Reduction Add TRASE, no pers

PTO/SB/02B (11-00)

Approved for use through 10/31/2002. OMB 0651-0032


U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE no persons are required to respond to a collection of information unless it contains a valid OMB control number.

## **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign applications:					
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO	
092108552	Taiwan R.O.C	04/14/2003			
		! !			

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

인당 인당 인당 인당



92A-018 US 215 215 215 REA-2003US

941151

# 智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

兹證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日:西元 2003 年 04 月 14 日 Application Date

申 請 案 號: 092108552

Application No.

申 請 人:瑞昱半導體股份有限公司

Applicant(s)

Director General







發文日期: 西元 2003 年 9 月 29 日

Issue Date


發文字號: 09220970280

Serial No.

1, -

申請日期:	IPC分類		
申請案號:			
		<u> </u>	•

L	
(以上各根	<b>發明專利說明書</b>
	中文  放大電路 中文
發明名稱	AMPLIFYING CIRCUIT 英文
	姓 名 1. 李朝政 (中文)
=	姓名 (英文) 1. Lee, Chao-Cheng
發明人 (共2人)	國籍 (中英文) 1. 中華民國 TW
	住居所 1. 桃園縣中壢市新生路三吉公寓二巷六十一之一號 (中 文)
•	住居所 1. No. 61-1, Lane 2, Shin-Sheng Rd., Jung-Li City, Tao-Yuan Hsien, (英文) Taiwan, R.O.C
	名稱或 1. 瑞昱半導體股份有限公司 姓 名 (中文)
	名稱或 1. Real tek Semiconductor Corp. 姓 名 (英文)
=	圆籍 (中英文) 1. 中華民國 TW
申請人(共1人)	住居所 1. 新竹縣新竹科學園區工業東九路二號 (本地址與前向貴局申請者相同) (營業所) (中 文)
·	住居所 1.2 Industry E. Rd. IX, Hsin-Chu Hsien, Taiwan, R.O.C. (營業所) (英 文)
×	代表人(中文)
	代表人 (英文)
WAS TABLES	




申請日期	•	IPC分類	
申請案號	•		· .
(以上各欄	由本局填	發明專利說	明書
<u></u> .	中文		
發明名稱	英文		
	姓 名(中文)	2. 張家潤	
	姓名(英文)	2. Chang, Chia-Jun	
發明人 (共2人)	國籍(中英文)	2. 中華民國 TW	
	住居所 (中 文)	2. 台北市南京東路五段六十六巷二十	<b>上二弄一號七樓</b>
	住居所 (英 文)	2.7F, No. 1, Alley 22, Lane 66, Taiwan, R.O.C	Sec. 5, Nan-Jing E. Rd, Taipei City,
	名稱或 姓 名 (中文)		
	名稱或 姓 名 (英文)	•	
三甲請人	國 籍 (中英文)		
平萌人(共1人)	住居所 (營業所) (中 文)		
	住居所 (營業所) (英 文)		
	代表人 (中文)		
·	代表人(英文)		

## 四、中文發明摘要 (發明名稱:放大電路)

五、(一)、本案代表圖為:第二圖 (二)、本案代表圖之元件代表符號簡單說明

## 六、英文發明摘要 (發明名稱: AMPLIFYING CIRCUIT)

An amplifying circuit. The amplifying circuit includes an amplifier has a positive input end, a nagative input end, a positive output end, and a negative input end; a first input impedance connected between the negative input end a first input signal; a second input impedance connected between the positive input end and the first input signal; a third input impedance connected



## 四、中文發明摘要 (發明名稱:放大電路)


10 放大電路 20 差動放大器 10 14 1C 10 to Th

12、14、16、18 輸入阻抗

22、24、26、28 輸出阻抗

## 六、英文發明摘要 (發明名稱:AMPLIFYING CIRCUIT)


between the negative input end and a second input signal; a fourth input impedance connected tween the positive input end and the second input signal; a first output impedance connected between the negative input end and the positive output end; a second output impedance connected between the negative input end and the negative output end; a third output impedance connected



四、中文發明摘要 (發明名稱:放大電路)

六、英文發明摘要 (發明名稱: AMPLIFYING CIRCUIT)

between the positive input end and the positive output end; and a fourth output impedance connected between the positive input end and the negative output end.



				K,
一、本案已向				
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第	一項優先權
			•	
		無		
-				
二、□主張專利法第二十	五條之一第一項優	先權:		
申請案號:				
日期:		無		
	1 kb - 1 kb -==	·····································	一体一扎一去设立、山田	
三、主張本案係符合專利	法弟二十徐弟一垻	□  界一款但書或[	」第二款但書規定之期間	
日期:				
四、□有關微生物已寄存	於國外:			
寄存國家: 寄存機構:		無		
可行機構. 寄存日期:				
寄存號碼:				
□有關微生物已寄存:	於國內(本局所指定	E之寄存機構):		
寄存機構: 寄存日期:		無	•	
寄存號碼:		•	•	
□熟習該項技術者易	於獲得,不須寄存。			
		•		
RAND IN SURPRING IN THE REAL PROPERTY IN			• • • • • • • • • • • • • • • • • • • •	
		-		

### 五、發明說明(1)


## 發明所屬之技術領域


本發明提供一種放大電路,尤指一種利用阻抗匹配之方式達到等效輸入阻抗大、電壓增益值大(或者電壓衰減值大)、以及時間常數大等電路特性之放大電路。

## 先前技術

自從第一顆電晶體的發明以來,人類便進入了所謂的電子時代,而伴隨著各種電子電路理論的發展以及雜費,電製程技術的日新月異,電路設計工作也日趨複來及專業分工。在各種基礎電路架構當中,放大電路的一部份,放大電路依據應用的不同係包含路號放大及功率放大等功能,而其中則以訊號放大電路最為常見。

請閱參圖一,圖一中顯示習知技術中利用一操作放大器(Operational Amplifier)進行訊號放大之放大電路的示意圖。圖一中之放大電路包含有一操作放大器,其具有一正輸入端、一負輸入端、及一輸出端(在此該操作放大器只具有一個輸出端,然而圖一中之操作放大器亦可為一差動放大器(Differential Amplifier),並以該差動放大器之正輸出端作為圖一中該操作放大器之輸出端);一阻抗 Z<sub>2</sub>, 其一端電連接於該負輸入端,另






#### 五、發明說明 (2)


一端則電連接於一輸入電壓訊號 Vi;以及一阻抗 Z<sub>2</sub>,其一端電連接於該負輸入端,而另一端則電連接於該輸出端;而其中位於該輸出端上之訊號係為一輸出電壓訊號 Vo。請注意,於圖一中該操作放大器之正輸入端係電連接於一接地端,而在理想狀況下,由於操作放大器通常具有一趨近於無限大的輸入阻抗,因此並不會有電流流經該操作放大器之二輸入端,而使得該負輸入端為虛擬接地 (Virtual Ground)。

於圖一所示之放大電路的電路組態之下,可進行以下之公式推導:由於該操作放大器之負輸入端為虛擬接地,故該操作放大器之負輸入端上的電壓值係為0V。如此則經由阻抗Z流向該負輸入端之電流可表示為 $I_1=(Vi-0)/Z_1$ ,同樣地,經由阻抗Z流向該負輸入端之電流則可表示為 $I_2=(Vo-0)/Z_2$ 。而又由於並不會有電流流入該操作放大器之負輸入端,則可得到以下的等式: $I_1+I_2=0$ ,再經過推導,則可得到如下所示之公式一:

Vo/Vi = - Z<sub>2</sub>/Z<sub>1</sub> 公式 -

於一般之放大電路的應用中,為了得到較佳的訊號品質及頻率響應等電路特性,通常希望放大電路能夠具有等效輸入阻抗大、電壓增益值大(或者電壓衰減值大)、以及時間常數大(Large Time Constant)等電路





#### 五、發明說明(3)


特性,而於習知技術中,為了達到這些目標,會於阻抗 Z<sub>1</sub>及阻抗 Z的位置放入不同的電阻性阻抗 (Resistive Impedance)、電容性阻抗 (Capacitive Impedance)、或電感性阻抗 (Inductive Impedance), 並利用各種不同的組合以透過公式一的推導,以達到上述各種不同的電路特性之要求。

然而,為了達到上述之目標,上述之各種被動元件(如電阻、電容、電感等)均需要相當大的數值,而於積體電路的製程當中,製造大數值的被動元件將耗費非常大的電路面積,如此則將使得積體電路製造的成本大幅增加。


## 發明內容

因此本發明之主要目的在於提供一種放大電路,以解決上述習知的問題。






根據本發明之另一申請專利範圍,亦揭露一種放大電路,其包含有一操作放大器具有一正輸入端直接於所工輸入場所,其一輸出場所,其一輸入與關於。其一輸入與關於。其一輸入與關於。其一等一點,以及一第一輸出、與及一第一輸出、與及一第一輸出、與及一點,其一位於該正輸出、以及一點,其一位於該正輸出、另一端電連接於該正輸出端。




## 五、發明說明 (5)

本發明之放大電路係將複數個阻抗元件分別電連接於輸入號及該放大器之輸入。並電連接放大器之輸入端及輸出場為在不使用大數值大點,能夠在不使的情形下,利用調整該等阻抗元件之數值及特性,以達到能夠在不同的阻抗元件組合下分別具有等效性,以達到能夠在不同的阻抗元件組合下分別具有等效的阻抗大、電壓增益值大(或者電壓衰減值大)、及時間常數大等電路特性的目的。

## 實施方式







#### 五、發明說明 (6)

÷. . . .

請注意,於本實施例中,依據實際上設計之需要,第一輸入阻抗 12、第二輸入阻抗 14、第三輸入阻抗 16、第四輸入阻抗 18、第一輸出阻抗 22、第二輸出阻抗 24、第三輸出阻抗 26、或者第四輸出阻抗 28可以為電阻性阻抗 (Resistive Impedance)、電容性阻抗 (Capacitive Impedance)、或者電感性阻抗 (Inductive Impedance),以達到不同之目的。

接下來將說明本發明之放大電路10為分別達到高等效輸入阻抗、高電壓增益值(或者高電壓衰減值)、以及大時間常數等目標時各個阻抗之設定。於接下來的說






## 五、發明說明 (7)


明當中,由於一般放大電路於應用時係使用差動模式 (Differential Mode)操作,則將第一輸入訊號 Vi之值設定為一設定為一輸入電壓值 Vi,第二輸入訊號 Vo之值設定為一輸入電壓值— Vi,並將第一輸出訊號 Vo之值設定為 Vo,第二輸出訊號 Vo之值設定為— Vo,同時將差動放大器 20之輸入端股負輸入端假設為虛擬接地 (即 OV),且差動放大器 20之輸入阻抗趨近於無限大 (即電流不會流入其輸入端),以利說明。

若欲得到一高等效輸入阻抗,則於放大電路 10中將 第一輸入阻抗 12及第四輸入阻抗 18設定成數值為 Ri之電 阻性阻抗,並將第二輸入阻抗 14及第三輸入阻抗 16設定 成數值為 Ri(1+α)之電阻性阻抗,其中 α < 1,也就 是說,第一輸入阻抗 12之值與第二輸入阻抗 14之值十分 接近,第三輸入阻抗 16之值與第四輸入阻抗 18之值十分 接近。在此設定之下,檢視流經差動放大器 20之負輸入 端的電流 i 之關係式可得到以下等式:

 $\frac{Vi_1-0}{Ri}+\frac{Vi_2-0}{Ri(1+\alpha)}=t_1$ 

由於第一輸入訊號 Vi 等於 Vi,第二輸入訊號 Vi 等於一 Vi,而在此電流 i即為一輸入電流 ii,故經過推導上述等式會變成:






## 五、發明說明 (8)

 $\frac{N_1}{I_1} = \frac{Ri(1+\alpha)}{\alpha} = \frac{Ri}{\alpha}$  © |  $\alpha < 1$  公式二

如公式二所示,輸入電壓 Vi及輸入電流 i i之比值 (即等效輸入阻抗之值)係近似於 Ri/α,而由於α之絕對值係遠小於 1,故可知於本發明之放大電路 10之組態下,圖二中之等效輸入阻抗可為一十分大之數值。在此須注意的是,若檢視流經差動放大器 20之正輸入端的電流之關係式亦會得到相同的結果,故不在此重覆說明。

若欲得到一高電壓增益值,則於放大電路 10中將第一輸入阻抗 12及第四輸入阻抗 18設定成數值為 Ri之電阻性阻抗,並將第二輸入阻抗 14及第三輸出阻抗 22及第四輸出阻抗 28設定成數值為 Rf之電阻性阻抗,並將第二輸出阻抗 24及第三輸出阻抗 26設定成數值為 Rf(1+β)之電阻性阻抗,其中 |β | << 1,也就是說,第一輸出阻抗 22之值與第二輸出阻抗 24之值十分接近,第三輸出阻抗 26之值與第二輸出阻抗 28之值十分接近。在此設定之下,檢視流經差動放大器 20之負輸入端的電流 i 之關係式可得到以下等式:

$$\frac{Vi_1 - 0}{Ri} - -(\frac{Vo_1 - 0}{Rf} + \frac{Vo_2 - 0}{Rf(1 + \beta)})$$





#### 五、發明說明 (9)


由於第一輸入訊號 Vi 等於 Vi, 且第一輸出訊號 Vo 等於 Vo, 第二輸出訊號 Vo 等於 一 Vo, 故經過推導上述等式會變成:


$$\frac{V_0}{V_1} = -\frac{Rf}{Ri} \times \frac{1}{\beta / 1 + \beta} \simeq -(\frac{Rf}{Ri})(\frac{1}{\beta})$$

$$\Theta[\beta] <<1 \qquad \triangle \quad \vec{\exists} \quad =$$

如公式三所示,輸入電壓 Vi及輸出電壓 Vo之比值 (即電壓增益值)係近似於 (Rf/Ri)/β,而由於β之絕對值係遠小於1,故可知於本發明之放大電路10之組態下,圖二中之電壓增益值可為一十分大之數值。在此須注意的是,若檢視流經差動放大器20之正輸入端的電流之關係式亦會得到相同的結果,故不在此重覆說明。


若欲得到一高電壓衰減值,則於放大電路 10中將第一輸入阻抗 12及第四輸入阻抗 18設定成數值為 Ri之電阻性阻抗,並將第二輸入阻抗 14及第三輸入阻抗 16設定成數值為 Ri(1+α)之電阻性阻抗,其中 α / < 1,也就是說,第一輸入阻抗 12之值與第二輸入阻抗 14之值十分接近,第三輸入阻抗 16之值與第四輸入阻抗 18之值十分接近, 同時將第一輸出阻抗 22及第四輸出阻抗 28設定成數值為 Rf之電阻性阻抗,並將第二輸出阻抗 24及第三輸出阻抗 26設定成實質上趨近於無限大。在此設定之下,檢





## 五、發明說明 (10)

視流經差動放大器 20之負輸入端的電流 i之關係式可得到以下等式:




由於第一輸入訊號 Vi 等於 Vi,第二輸入訊號 Vi 等於 - Vi,且第一輸出訊號 Vo 等於 Vo,故經過推導上述等式會變成:


 $\frac{Vo}{Vi} = -\frac{Rf}{Ri} \times \frac{\alpha}{1+\alpha} \approx -(\frac{Rf}{Ri})\alpha$ 

回网《 公式四

如公式四所示,輸入電壓 Vi及輸出電壓 Vo之比值之絕對值 (即電壓增益值)係近似於 (Rf/Ri)α,而由於 α之絕對值係遠小於 1,故可知於本發明之放大電路 10之組態下,圖二中之電壓增益值可為一十分小之數值,也就是說,圖二中之電壓衰減值為一十分大之數值。在此須注意的是,若檢視流經差動放大器 20之正輸入端的電流之關係式亦會得到相同的結果,故不在此重覆說明。

若欲得到一大時間常數,則有以下兩種實施方式: 第一種實施方式係於放大電路 10中將第一輸入阻抗 12及 第四輸入阻抗 18設定成數值為 Ri之電阻性阻抗,並將第 二輸入阻抗 14及第三輸入阻抗 16設定成數值為 Ri(1+ α)





#### 五、發明說明 (11)


之電阻性阻抗,其中 |α | << 1,也就是說,第一輸入阻抗 12之值與第二輸入阻抗 14之值十分接近,第三輸入阻抗 16之值與第四輸入阻抗 18之值十分接近,同時將第一輸出阻抗 22及第四輸出阻抗 28設定成數值為 1/ sC之電容性阻抗,並將第二輸出阻抗 24及第三輸出阻抗 26設定成實 上趨近於無限大。在此設定之下,檢視流經差動放大器 20之負輸入端的電流 i 之關係式可得到以下等式:


$$\frac{Vi_1 - 0}{Ri} + \frac{Vi_2 - 0}{Ri(1 + \alpha)} = -(\frac{Vo_1 - 0}{\frac{1}{sC}})$$

由於第一輸入訊號 Vi 等於 Vi,第二輸入訊號 Vi 等於 - Vi,且第一輸出訊號 Vo 等於 Vo,故經過推導上述等式會變成:

$$\frac{V_0}{N} = -\frac{\frac{1}{sC}}{R!} \times \frac{\alpha}{1+\alpha} = -\left(\frac{1}{s(RC/\alpha)}\right)$$
 © | 公式 五

如公式五所示,時間常數之值係近似於 RiC/α,而由於α之絕對值係遠小於 1,故可知於本發明之放大電路 10之組態下,圖二中之時間常數值可為一十分大之數值。在此須注意的是,若檢視流經差動放大器 20之正輸入端的電流之關係式亦會得到相同的結果,故不在此重覆說明。





#### 五、發明說明 (12)

而第二種實施方式係於放大電路10中將第一輸入阻抗12及第四輸入阻抗18設定成數值為1/sC之電容性阻抗,並將第二輸入阻抗14及第三輸入阻抗16設定成實質上趨近於無限大,同時將第一輸出阻抗22及第四輸出阻抗28設定成數值為Rf之電阻性阻抗,並將第二輸出阻抗24及第三輸出阻抗26設定成數值為Rf(1+β)之電阻性阻抗,其中|β|

$$\frac{v_{1}-0}{\frac{1}{s_{C}}} = -(\frac{v_{o_{1}}-0}{Rf} + \frac{v_{o_{2}}-0}{Rf(1+\beta)})$$


由於第一輸入訊號 Vi 等於 Vi, 且第一輸出訊號 Vo 等於 Vo, 第二輸出訊號 Vo 等於一 Vo, 故經過推導上述等式會變成:

$$\frac{V_O}{V_I} = -\frac{Rf}{\frac{1}{sC}} \times \frac{1}{\beta/1+\beta} = -s(\frac{RfC}{\beta})$$

$$\Theta[\beta] <<1 \qquad \triangle \quad \vec{\uparrow} \quad \vec{\uparrow}$$

如公式六所示,時間常數之值係近似於 RfC/β,而由於β之絕對值係遠小於1,故可知於本發明之放大電路10之組態下,圖二中之時間常數值可為一十分大之數






## 五、發明說明 (13)

值。在此須注意的是,若檢視流經差動放大器20之正輸入端的電流之關係式亦會得到相同的結果,故不在此重覆說明。

為了於積體電路中非常精確地製造出二個非常接近 而使得众及月之值為所需要之值,於本發明之實施例中將 揭露以下雨種利用開關電容電路來實現第一輸入阻抗 12、第二輸入阻抗14、第三輸入阻抗16、第四輸入阻抗 18、第一輸出阻抗22、第二輸出阻抗24、第三輸出阻抗 忽然或者第四輸出阻抗 28之實施方式:關於第一種實施 方式請參閱圖三,圖三中顯示本發明之第一種開關電容 電路30之示意圖。開關電容電路30包含有一電容32,電 連接於一第一節點N及一接地端之間,用來儲存電荷;一 第一開關34,其一端電連接於第一節點N1,另一端係作為 開關電容電路 30之一端點 A;以及一第二開關 36,其一端 電連接於第一節點 N1,另一端係作為開關電容電路 30之另 一端點 B。請注意,於實際操作時,第一開關 34及第二開 關 36開啟之時間係不相互重疊,且第一開關 34及第二開 36開啟之時間長度係相等

請閱參圖四,圖四中顯示圖三之開關電容電路30之實際電路圖。於圖四中,第一開關34及第二開關36係為同類型開關(於圖四中均為NMOS電晶體),第一開關34







## 五、發明說明 (14)

由一第一週期訊號  $\phi$  所控制,第二開關 36由一第二週期 訊號  $\phi$  所控制,第一週期訊號  $\phi$  及第二週期訊號  $\phi$  之主動態(Active State)係不相互重疊,且第一週期訊號  $\phi$  上 及第二週期訊號  $\phi$  之工作週期(Duty Cycle)係相同。於圖四中由於第一開關 34及第二開關 36為 NMOS電晶體,故第一週期訊號  $\phi$  及第二週期訊號  $\phi$  孫為高態主動(Active High),也就是說,當週期訊號為高電壓準位時,開關呈現開啟狀態。

圖四中之開關電容電路 30的操作方式將於以下說 在此假設開關電容電路 30之其中一端點 A係電連接於 一等效電壓源,首先第一週期訊號中會被設為高電壓準 位,此時第二週期訊號中將會被設為低電壓準位,如此 則第一開關34會被開啟而第二開關36會被關閉,此時從 端點 A經由第一開關 34及電容 32至接地端將形成一充電路 徑,而該等效電壓源將會於第一週期訊號 4 被設為高電 壓準位(即主動)之期間對電容32進行充電,使得電容 32储存電荷。接下來第二週期訊號中會被設為高電壓準 位,此時第一週期訊號中則會被設為低電壓準位,如此 34會被關閉而第二開關 36會被開啟,此時從 電容32及第二開關 36至端點 B將形成一放電路 於先前所儲存之電荷則會經由接地端進 電並於端點 B產生相對應之一電流。如果第一週期訊 號中及第二週期訊號中之頻率比起使用放大電路10之積







## 五、發明說明 (15)

體電路之操作頻率要來得高得多,則開關電容電路 30將可被視為等效於一電阻性阻抗 (因其於端點 A接受該等效電壓源之驅動即於端點 B產生一電流)。

至於第二種實施方式請參閱圖五,圖五中顯示本發明之第二種開關電容電路 40之示意圖。開關電容電路 N及一第二節點 N之間,用來儲存電達接於一期關 44,其一端電連接於第一節點 N1,另一端係作為開關電容電路 40之一端點 A;一第二開關 46,其一端電連接於第一節點 N1,另一端電連接於第一節點 N2,另一端電連接於第一端條作為開關電容電路 40之另一端點 B;以及一第四開關,其一端電連接於第二節點 N2,另一端電連接於第二節點 N2,另一端電連接於第二節點 N2,另一端電連接於第二節點 N2,另一端電連接於第二節點 N2,另一端電連接於第二節點 N2,另一端電連接於第二節點 N2,另一端電連接於第二節點 N2,另一端電連接於第二開關 46及第三開關 48係同時開







#### 五、發明說明 (16)

啟,第一開關 44及第四開關 50開啟之時間與第二開關 46及第三開關 48開啟之時間係不相互重疊,且第一開關 44及第四開關 50開啟之時間長度與第二開關 46及第三開關 48開啟之時間長度係相等。

請閱參圖六,圖六中顯示圖五之開關電容電路 30之實際電路圖。於圖六中,第一開關 44、第二開關 46、第三開關 48、及第四開關 50係為同類型開關 (於圖六中均為 NMOS電晶體),第一開關 46及第三開關 48由一第一週期訊號 φ 所控制,第二開關 46及第三開關 48由一第二週期配號 φ 政第二週期訊號 φ 及第二週期訊號 φ 之工作週期係相同。於圖六中由於第一開關 44、第二開關 46、第三開關 48、及第四開關 50為 NMOS電晶體,故第一週期訊號 φ 及第二週期訊號 φ 族為高態主動,也就是說,當週期訊號 φ 族為高態主動,也就是說,當週期訊號 φ 族為高態主動,也就是說,當週期訊號 φ 族為高態主動,也就是說,當週期訊號 φ 族為高態主動,也就是說,當週期訊號 φ 族為高態主動,也就


圖六中之開關電容電路 40的操作方式將於以下說明。在此假設開關電容電路 40之其中一端點 A係電連接於一等效電壓源,首先第一週期訊號ψ 會被設為高電壓準位,此時第二週期訊號ψ 將 會被設為低電壓準位,如此則第一開關 44及第四開關 50會被開啟而第二開關 46及第三開關 48會被關閉,此時從端點 A經由第一開關 44、電容






#### 五、發明說明 (17)

42及第四開關 50至接地端將形成一充電路徑,而該等效電壓準位(即主動於第一週期訊號ψ為高電壓準位(即主動)之期間對電容 42進行充電,使得電容 42儲存電荷第一週期訊號ψ 倉 被設為低電壓準位,此則第一開關 44及第二開關 46及第三開關 48會被關閉而第二開關 46及第三開關 48會被關閉而第二開關 46、電容 42及第三開關 48至端點 B將形成一放電路徑,而電容 42中於先前對應之電荷則會經由接地端進行放電並於端點 B產生相對應之一電流。如果第一週期訊號ψ 及第二週期訊號ψ 之高率比起使用放大電路 10之積體電路之操作頻率要來得高程 20將可被視為等效於一電阻性阻抗(因其於端點 A接受該等效電壓源之驅動即於端點 B產生一電流)。






## 五、發明說明 (18)

除了如圖二中所示之差動模式的應用之外,本發明 之放大電路的概念亦可使用於單端模式(Single-Ended Mode),請參閱圖七。圖七中顯示本發明之放大電路60 的示意圖。放大電路60包含有一操作放大器70具有一正 翰入端、一負輸入端(如圖七中操作放大器70左側之 十、一號所示)及一輸出端,其中於本實施例中該正輸 入端係電連接於一直流電壓源(通常為0V)以提供偏 壓。請注意,於圖七中之操作放大器70係使用一差動放 大器,並以該差動放大器之正輸出端〔如圖七中操作放 大器70右侧之十號所示)作為操作放大器70之輸出端; 一彩第一輸入阻抗 62, 其一端電連接於該負輸入端,另一 端電連接於一第一輸入訊號 Vi; 一第二輸入阻抗 64, 其 一端電連接於該負輸入端,另一端電連接於一第二輸入 訊號 Vi2; 以及一第一輸出阻抗 66, 其一端電連接於該負 輸入端,另一端電連接於該輸出端。於本實施例中係將 位於該輸出端上之訊號設為一第一輸出訊號 Voio

請注意,於本實施例中,依據實際上設計之需要,第一輸入阻抗 62、第二輸入阻抗 64、或者第一輸出阻抗 66可以為電阻性阻抗 (Resistive Impedance)、電容性限抗 (Capacitive Impedance)、或者電感性阻抗 (Inductive Impedance),以達到不同之目的。

於圖七中所示本發明之放大電路60亦如圖二中所示







#### 五、發明說明 (19)

同樣地,為了於積體電路中非常精確地製造出二個非常接近之電阻性阻抗,如上述之 Ri及 Ri(1+α)或者 Rf及 Rf(1+β),而使得 α 及 β 之值為所需要之值,於本發明之實施例中將使用如前所述之兩種利用開關電容電路來實現放大電路 60中之第一輸入阻抗 62、第二輸入阻抗 64、或者第一輸出阻抗 66之實施方式,亦即於圖三及圖四中所示之開關電容電路 30、與於圖五及圖六中所示之開關電容電路 40於放大電路 60中之應用說明係與前述者實質上相同,故不在此處重覆說明。

相較於習知技術中之放大電路,本發明之放大電路係將複數個阻抗元件分別電連接於輸入訊號及該放大器





## 五、發明說明 (20)

之輸入端之間,並電連接於該放大器之輸入端及輸出端之間,能夠在不使用大數值之阻抗元件的情形下,利用調整該等阻抗元件之數值及特性,以達到該放大電路的行之數值及特性,以達到該放大電路的阻抗元件組合下分別具有等效輸入阻抗大電壓增益值大(或者電壓衰減值大)、以及時間常數大等電路特性的目的。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變與修飾,皆屬於本發明專利之涵蓋範圍。章節結束



## 圖式簡單說明

## 圖式之簡單說明

圖一為習知技術中利用一操作放大器進行訊號放大之放大電路的示意圖。

圖二為本發明之放大電路的示意圖。

圖三為本發明之第一種開關電容電路的示意圖。

圖四為圖三中之開關電容電路的電路示意圖。

圖五為本發明之第二種開關電容電路的示意圖。

圖六為圖五中之開關電容電路的電路示意圖。

圖七為本發明之放大電路的示意圖。

## 圖式之符號說明

10、60 放大電路 20 差動放大器

12、14、16、18、62、64 輸入阻抗


22、24、26、28、66 輸出阻抗

30、40 開關電容電路


32、42 電容

34、36、44、46、48、50 開關

70 操作放大器




- 1. 一種放大電路,其包含有:
- 一差動放大器,該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端;
- 一第一輸入阻抗,其一端電連接於該負輸入端,另一端電連接於一第一輸入訊號;
- 一第二輸入阻抗,其一端電連接於該正輸入端,另一端電連接於該第一輸入訊號;
- 一第三輸入阻抗,其一端電連接於該負輸入端,另一端電連接於一第二輸入訊號,該第三輸入阻抗係與該第二輸入阻抗實質上相同(Substantially the same);
- 一第四輸入阻抗,其一端電連接於該正輸入端,另一端電連接於該第二輸入訊號,該第四輸入阻抗係與該第一輸入阻抗實質上相同;
- 一第一輸出阻抗,其一端電連接於該負輸入端,另一端電連接於該正輸出端;
- 一第二輸出阻抗,其一端電連接於該負輸入端,另一端電連接於該負輸出端;
- 一第三輸出阻抗,其一端電連接於該正輸入端,另一端電連接於該正輸出端,該第三輸出阻抗係與該第二輸出阻抗實質上相同;以及
- 一第四輸出阻抗,其一端電連接於該正輸入端,另一端電連接於該負輸出端,該第四輸出阻抗係與該第一輸出阻抗實質上相同;




其中該正輸出端係用以輸出一第一輸出訊號,該負輸出條用以輸出一第二輸出訊號。

- 2. 如申請專利範圍第1項所述之放大電路,其中該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗、該第四輸入阻抗、該第一輸出阻抗、該第二輸出阻抗、該第三輸出阻抗、或者該第四輸出阻抗可為電阻性阻抗(Resistive Impedance)。
- 3. 如申請專利範圍第 2項所述之放大電路,其中該電阻性網抗係為一開關電容電路 (Switch Capacitor Circuit)。
- 4. 如申請專利範圍第3項所述之放大電路,其中該開關電容電路包含有:
- 一電容,電連接於一第一節點及一接地端之間;
- 一第一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;以及
- 一第二開關,其一端電連接於該第一節點,另一端係作
- 為該開關電容電路之另一端點;
- 其中該第一開關及該第二開關係交互地開啟,且該第一開關及該第二開關開啟之時間長度係相等。
- 5. 如申請專利範圍第 4項所述之放大電路,其中該第一




開關由一第一週期訊號所控制,該第二開關由一第二週期訊號所控制,該第一週期訊號及該第二週期訊號之主動態(Active State)係不相互重疊,且該第一週期訊號及該第二週期訊號之工作週期(Duty Cycle)係相同。

- 6. 如申請專利範圍第 5項所述之放大電路,其中該第一開關及該第二開關係為 NMOS電晶體,該第一週期訊號及該第二週期訊號係為高態主動 (Active High)。
- 如申請專利範圍第3項所述之放大電路,其中該開關電容電路包含有:
- 一電容,電連接於一第一節點及一第二節點之間;
- 一第一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;
- 一第二開關,其一端電連接於該第一節點,另一端電連接於一接地端;
- 一第三開關,其一端電連接於該第二節點,另一端係作為該開關電容電路之另一端點;以及
- 一第四開關,其一端電連接於該第二節點,另一端電連控於該接地端;
- 其中該第一開關及該第四開關係同時開啟,該第二開關及該第三開關係的時開啟,該第一開關及該第四開關與該第二開關及該第二開關係交互地開啟,且該第一開關



及該第四開關開啟之時間長度與該第二開關及該第三開關開啟之時間長度係相等。

- 8. 如申請專利範圍第7項所述之放大電路,其中該第一開關及該第四開關由一第一週期訊號所控制,該第二開關及該第三開關由一第二週期訊號所控制,該第一週期訊號及該第二週期訊號之主動態係不相互重疊,且該第一週期訊號及該第二週期訊號之工作週期係相同。
- 9. 如申請專利範圍第8項所述之放大電路,其中該第一院關、該第二開關、該第三開關、及該第四開關係為NMOS電晶體,該第一週期訊號及該第二週期訊號係為高態主動(Active High)。
- 10. 如申請專利範圍第1項所述之放大電路,其中該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗、該第四輸入阻抗、該第一輸出阻抗、該第二輸出阻抗、該第三輸出阻抗、或者該第四輸出阻抗可為電容性阻抗(Capacitive Impedance)。
- 加申請專利範圍第 1項所述之放大電路,其中該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗、該第三輸入阻抗、該第二輸出阻抗、該第三輸出阻抗、該第三輸出阻抗、或者該第四輸出阻抗可為電感性阻抗



( Inductive Impedance) .


- 12. 一種放大電路,其包含有:
- 一操作放大器,該操作放大器具有一正輸入端、一 負輸入端、及一輸出端,該正輸入端係電連接於一直流 電壓源;
- 一第一輸入阻抗,其一端電連接於該負輸入端,另一端電連接於一第一輸入訊號;
- 一第二輸入阻抗,其一端電連接於該負輸入端,另一端電連接於一第二輸入訊號;以及
- 一第一輸出阻抗,其一端電連接於該負輸入端,另一端電連接於該輸出端;

其中該輸出端係用以輸出一第一輸出訊號。


- 13. 如申請專利範圍第12項所述之放大電路,其中該第一輸入阻抗、該第二輸入阻抗、或者該第一輸出阻抗可為電阻性阻抗。
- 14. 如申請專利範圍第13項所述之放大電路,其中該電阻性阻抗係為一開關電容電路。
- 15. 如申請專利範圍第14項所述之放大電路,其中該開關電容電路包含有:
- 一電容,電連接於一第一節點及一接地端之間;



- 一第一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;以及
- 一第二開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之另一端點;
- 其中該第一開關及該第二開關係交互地開啟,且該第一開關及該第二開關開啟之時間長度係相等。
- 16. 如申請專利範圍第 15項所述之放大電路,其中該第一開關由一第一週期訊號所控制,該第二開關由一第二週期訊號所控制,該第一週期訊號及該第二週期訊號之主動態係不相互重疊,且該第一週期訊號及該第二週期訊號之工作週期係相同。
- 17. 如申請專利範圍第16項所述之放大電路,其中該第一開關及該第二開關係為NMOS電晶體,該第一週期訊號及該第二週期訊號係為高態主動。
- 18. 如申請專利範圍第14項所述之放大電路,其中該開關電容電路包含有:
- 一電容,電連接於一第一節點及一第二節點之間;
- 一等 一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;
- 一第二開關,其一端電連接於該第一節點,另一端電連接於一接地端;



- 一第三開關,其一端電連接於該第二節點,另一端係作為該開關電容電路之另一端點;以及
- 一第四開關,其一端電連接於該第二節點,另一端電連接於該接地端;
- 其中該第一開關及該第四開關係同時開啟,該第二開關及該第三開關係同時開啟,該第一開關及該第四開關與該第二開關及該第二開關係交互地開啟,且該第一開關及該第四開關開啟之時間長度與該第二開關及該第三開關啟之時間長度係相等。
- 一期 一開關、該第二開關、該第三開關、及該第四開關係為 同類型開關,該第一開關及該第四開關由一第一週期訊 號所控制,該第二開關及該第三開關由一第二週期訊號 所控制,該第一週期訊號及該第二週期訊號之主動態係 不相互重疊,且該第一週期訊號及該第二週期係 作週期係相同。
- 20. 如申請專利範圍第19項所述之放大電路,其中該第一開關、該第二開關、該第三開關、及該第四開關係為 1. OS電晶體,該第一週期訊號及該第二週期訊號係為高 態主動。
- 21. 如申請專利範圍第 12項所述之放大電路, 其中該第



- 一輸入阻抗、該第二輸入阻抗、或者該第一輸出阻抗可為電容性阻抗。
- 22. 如申請專利範圍第 12項所述之放大電路,其中該第一輸入阻抗、該第二輸入阻抗、或者該第一輸出阻抗可為電感性阻抗。
- 23. 一種放大電路,其包含有:
- 一差動放大器,該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端;
- 一第一輸入阻抗,為一電阻性阻抗,其一端電連接於該負輸入端,另一端電連接於一第一輸入訊號;
- 一第二輸入阻抗,為一電阻性阻抗,其一端電連接於該正輸入端,另一端電連接於一第二輸入訊號,該第四輸入阻抗係與該第一輸入阻抗實質上相同;
- 一第一輸出阻抗,為一電阻性阻抗,其一端電連接於該負輸入端,另一端電連接於該正輸出端;
- 一第二輸出阻抗,為一電阻性阻抗,其一端電連接、於該負輸入端,另一端電連接於該負輸出端;
- 一第三輸出阻抗,為一電阻性阻抗,其一端電連接於該正輸入端,另一端電連接於該正輸出端,該第三輸出阻抗係與該第二輸出阻抗實質上相同;以及
- 一第四輸出阻抗,為一電阻性阻抗,其一端電連接於該正輸入端,另一端電連接於該負輸出端,該第四輸



出阻抗係與該第一輸出阻抗實質上相同;

其中該正輸出端係用以輸出一第一輸出訊號,該負輸出係用以輸出一第二輸出訊號,該第一輸出阻抗及該第四輸出阻抗之阻抗值係與該第二輸出阻抗及該第三輸出阻抗之阻抗值十分接近,以使得該放大電路具有一高電壓增益值。

24. 如申請專利範圍第23項所述之放大電路,其中該第一輸入阻抗、該第二輸入阻抗、該第一輸出阻抗、該第一輸出阻抗、該第二輸出阻抗、或者該第四輸出阻抗可關關電容電路。

25. 如申請專利範圍第24項所述之放大電路,其中該開關電容電路包含有:


一電容,電連接於一第一節點及一接地端之間;

一第一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;以及

一第二開關,其一端電連接於該第一節點,另一端係作。為該開關電容電路之另一端點;

其中該第一開關及該第二開關係交互地開啟,且該第一點關及該第二開關開啟之時間長度係相等。


26. 如申請專利範圍第25項所述之放大電路,其中該第一開關由一第一週期訊號所控制,該第二開關由一第二



週期訊號所控制,該第一週期訊號及該第二週期訊號之主動態係不相互重疊,且該第一週期訊號及該第二週期訊號之工作週期係相同。

- 27. 如申請專利範圍第 26項所述之放大電路,其中該第一開關及該第二開關係為 NMOS電晶體,該第一週期訊號及該第二週期訊號係為高態主動。
- 28. 如申請專利範圍第24項所述之放大電路,其中該開關電容電路包含有:
- 電客,電連接於一第一節點及一第二節點之間;
- 一第一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;
- 一第二開關,其一端電連接於該第一節點,另一端電連接於一接地端;
- 一第三開關,其一端電連接於該第二節點,另一端係作為該開關電容電路之另一端點;以及
- 一第四開關,其一端電連接於該第二節點,另一端電連接於該接地端;

其中該第一開關及該第四開關係同時開啟,該第二開關 一開關係同時開啟,該第一開關及該第四開關與 該第二開關及該第三開關係交互地開啟,且該第一開關 及該第四開關開啟之時間長度與該第二開關及該第三開 關開啟之時間長度係相等。



- 29. 如申請專利範圍第 28項所述之放大電路,其中該第一開關及該第四開關由一第一週期訊號所控制,該第二開關及該第三開關由一第二週期訊號所控制,該第一週期號及該第二週期訊號之主動態係不相互重疊,且該第一週期訊號及該第二週期訊號之工作週期係相同。
- 30. 如申請專利範圍第29項所述之放大電路,其中該第一開關、該第二開關、該第三開關、及該第四開關係為NMOS電晶體,該第一週期訊號及該第二週期訊號係為高
- 31. 一種放大電路,其包含有:
- 一差動放大器,該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端;
- 一第一輸入阻抗,為一電阻性阻抗,其一端電連接於該負輸入端,另一端電連接於一第一輸入訊號;
- 一第二輸入阻抗,為一電阻性阻抗,其一端電連接,於該正輸入端,另一端電連接於該第一輸入訊號;
- 一第三輸入阻抗,為一電阻性阻抗,其一端電連接於該
- 急輸入端,另一端電連接於一第二輸入訊號,該第三輸入阻抗係與該第二輸入阻抗實質上相同;
- 一第四輸入阻抗,為一電阻性阻抗,其一端電連接於該正輸入端,另一端電連接於該第二輸入訊號,該第



四輸入阻抗係與該第一輸入阻抗實質上相同;

一第一輸出阻抗,為一電阻性阻抗,其一端電連接於該負輸入端,另一端電連接於該正輸出端;以及

一第二輸出阻抗,為一電阻性阻抗,其一端電連接於該正輸入端,另一端電連接於該負輸出端,該第四輸出阻抗係與該第一輸出阻抗實質上相同;

其中該正輸出端係用以輸出一第一輸出訊號,該負輸出端係用以輸出一第二輸出訊號,該第一輸入阻抗及該第四輸入阻抗之阻抗值係與該第二輸入阻抗及該第三輸入阻抗之阻抗值十分接近,以使得該放大電路具有一個電壓衰減值。


32. 如申請專利範圍第 31項所述之放大電路,其中該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗、該第 四輸入阻抗、該第一輸出阻抗、或者該第二輸出阻抗可 為開關電容電路。

33. 如申請專利範圍第32項所述之放大電路,其中該開關電容電路包含有:

一電容,電連接於一第一節點及一接地端之間;


等一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;以及

一第二開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之另一端點;



其中該第一開關及該第二開關係交互地開啟,且該第一開關及該第二開關開啟之時間長度係相等。

- 34. 如申請專利範圍第33項所述之放大電路,其中該第一開關由一第一週期訊號所控制,該第二開關由一第二週期訊號所控制,該第一週期訊號及該第二週期訊號之主動態係不相互重疊,且該第一週期訊號及該第二週期訊號之工作週期係相同。
- 35. 如申請專利範圍第34項所述之放大電路,其中該第 開開及該第二開關係為NMOS電晶體,該第一週期訊號 及該第二週期訊號係為高態主動。
- 36. 如申請專利範圍第32項所述之放大電路,其中該開關電容電路包含有:
- 一電容,電連接於一第一節點及一第二節點之間;
- 一第一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;
- 一第二開關,其一端電連接於該第一節點,另一端電連接於一接地端;
- 一部第三開關,其一端電連接於該第二節點,另一端係作為該開關電容電路之另一端點;以及
- 一第四開關,其一端電連接於該第二節點,另一端電連接於該接地端;



其中該第一開關及該第四開關係同時開啟,該第二開關及該第三開關係同時開啟,該第一開關及該第四開關與該第二開關及該第二開關係交互地開啟,且該第一開關及該第二開關稅之時間長度與該第二開關及該第三開關脫之時間長度係相等。

37. 如申請專利範圍第36項所述之放大電路,其中該第一開關及該第四開關由一第一週期訊號所控制,該第二開關及該第三開關由一第二週期訊號所控制,該第一週期訊號及該第二週期訊號之主動態係不相互重疊,且該一週期訊號及該第二週期訊號之工作週期係相同。


38. 如申請專利範圍第37項所述之放大電路,其中該第一開關、該第二開關、該第三開關、及該第四開關係為NMOS電晶體,該第一週期訊號及該第二週期訊號係為高態主動。

39. 一種放大電路,其包含有:

一差動放大器,該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端;

一第一輸入阻抗,為一電阻性阻抗,其一端電連接於該負輸入端,另一端電連接於一第一輸入訊號;

一第二輸入阻抗,為一電阻性阻抗,其一端電連接於該正輸入端,另一端電連接於該第一輸入訊號;



一第三輸入阻抗,為一電阻性阻抗,其一端電連接於該負輸入端,另一端電連接於一第二輸入訊號,該第三輸入阻抗實質上相同;

一第四輸入阻抗,為一電阻性阻抗,其一端電連接於該正輸入端,另一端電連接於該第二輸入訊號,該第四輸入阻抗係與該第一輸入阻抗實質上相同;

一第一輸出阻抗,為一電容性阻抗,其一端電連接於該負輸入端,另一端電連接於該正輸出端;以及

一第二輸出阻抗,為一電容性阻抗,其一端電連接於該正輸入端,另一端電連接於該負輸出端,該第四輸配抵係與該第一輸出阻抗實質上相同;

其中該正輸出端係用以輸出一第一輸出訊號,該負輸出端係用以輸出一第二輸出訊號,該第一輸入阻抗及該第四輸入阻抗之阻抗值係與該第二輸入阻抗及該第三輸入阻抗之阻抗值十分接近,以使得該放大電路具有一大時間常數。

40. 如申請專利範圍第39項所述之放大電路,其中該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗、或者該第四輸入阻抗可為開關電容電路。

41. 如申請專利範圍第40項所述之放大電路,其中該開關電容電路包含有:


一電容,電連接於一第一節點及一接地端之間;



- 一第一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;以及
- 一第二開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之另一端點;
- 其中該第一開關及該第二開關係交互地開啟,且該第一開關及該第二開關開啟之時間長度係相等。
- 42. 如申請專利範圍第 41項所述之放大電路,其中該第一開關由一第一週期訊號所控制,該第二開關由一第二週期訊號所控制,該第一週期訊號及該第二週期訊號之動態係不相互重疊,且該第一週期訊號及該第二週期訊號之工作週期係相同。
- 43. 如申請專利範圍第 4 2項所述之放大電路,其中該第一開關及該第二開關係為 NMOS電晶體,該第一週期訊號及該第二週期訊號係為高態主動。
- 44. 如申請專利範圍第40項所述之放大電路,其中該開關電容電路包含有:
- 一電容,電連接於一第一節點及一第二節點之間;
- 第一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;
- 一第二開關,其一端電連接於該第一節點,另一端電連接於一接地端;



- 一第三開關,其一端電連接於該第二節點,另一端係作為該開關電容電路之另一端點;以及
- 一第四開關,其一端電連接於該第二節點,另一端電連接於該接地端;
- 其中該第一開關及該第四開關係同時開啟,該第二開關及該第三開關係同時開啟,該第一開關及該第四開關與該第二開關及該第二開關係交互地開啟,且該第一開關及該第四開關開啟之時間長度與該第二開關及該第三開關的之時間長度係相等。
- 43. 如申請專利範圍第 4 4項所述之放大電路,其中該第一開關及該第四開關由一第一週期訊號所控制,該第二開關及該第三開關由一第二週期訊號所控制,該第一週期訊號及該第二週期訊號之主動態係不相互重疊,且該第一週期訊號及該第二週期訊號之工作週期係相同。
- 46. 如申請專利範圍第 45項所述之放大電路,其中該第一開關、該第二開關、該第三開關、及該第四開關係為 NMOS電晶體,該第一週期訊號及該第二週期訊號係為高態主動。
- 47. 一種放大電路,其包含有:
- 一差動放大器,該差動放大器具有一正輸入端、一 負輸入端、一正輸出端、及一負輸出端;



一第一輸入阻抗,為一電容性阻抗,其一端電連接於該負輸入端,另一端電連接於一第一輸入訊號;

一第二輸入阻抗,為一電容性阻抗,其一端電連接於該正輸入端,另一端電連接於一第二輸入訊號,該第四輸入阻抗係與該第一輸入阻抗實質上相同;

一第一輸出阻抗,為一電阻性阻抗,其一端電連接於該負輸入端,另一端電連接於該正輸出端;

一第二輸出阻抗,為一電阻性阻抗,其一端電連接於該負輸入端,另一端電連接於該負輸出端;

一第三輸出阻抗,為一電阻性阻抗,其一端電連接於該正輸入端,另一端電連接於該正輸出端,該第三輸出阻抗係與該第二輸出阻抗實質上相同;以及

一第四輸出阻抗,為一電阻性阻抗,其一端電連接於該正輸入端,另一端電連接於該負輸出端,該第四輸出阻抗係與該第一輸出阻抗實質上相同;


其中該正輸出端係用以輸出一第一輸出訊號,該負輸出條用以輸出一第二輸出訊號,該第一輸出阻抗及 第二輸出阻抗及 第二輸出阻抗及 該第二輸出阻抗及 第三輸出阻抗之阻抗值 任分接近,以使得該放大電路具有一大時間常數。

48. 如申請專利範圍第47項所述之放大電路,其中該該第一輸出阻抗、該第二輸出阻抗、該第三輸出阻抗、或者該第四輸出阻抗可為開關電容電路。



.712,

- 49. 如申請專利範圍第48項所述之放大電路,其中該開關電容電路包含有:
- 一電容,電連接於一第一節點及一接地端之間;
- 一第一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;以及
- 一第二開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之另一端點;
- 其中該第一開關及該第二開關係交互地開啟,且該第一開關及該第二開關開啟之時間長度係相等。
- 50. 如申請專利範圍第 49項所述之放大電路,其中該第一開關由一第一週期訊號所控制,該第二開關由一第二週期訊號所控制,該第二週期訊號及該第二週期訊號之主動態係不相互重疊,且該第一週期訊號及該第二週期訊號之工作週期係相同。
- 51. 如申請專利範圍第50項所述之放大電路,其中該第一開關及該第二開關係為NMOS電晶體,該第一週期訊號及該第二週期訊號係為高態主動。
- 52. 如申請專利範圍第 48項所述之放大電路,其中該開關電容電路包含有:
- 一電容,電連接於一第一節點及一第二節點之間;





- 一第一開關,其一端電連接於該第一節點,另一端係作為該開關電容電路之一端點;
- 一第二開關,其一端電連接於該第一節點,另一端電連接於一接地端;
- 一第三開關,其一端電連接於該第二節點,另一端係作為該開關電容電路之另一端點;以及
- 一第四開關,其一端電連接於該第二節點,另一端電連接於該接地端;

其中該第一開關及該第四開關係同時開啟,該第二開關及該第三開關係同時開啟,該第一開關及該第四開關與該第二開關及該第二開關係交互地開啟,且該第一開關及該第四開關及該第二開關及該第三開關稅之時間長度係相等。


53. 如申請專利範圍第52項所述之放大電路,其中該第一開關及該第四開關由一第一週期訊號所控制,該第二開關及該第三開關由一第二週期訊號所控制,該第一週期訊號及該第二週期訊號之主動態係不相互重疊,且該第一週期訊號及該第二週期訊號之工作週期係相同。

一開關、該第二開關、該第三開關、及該第四開關係為 NMOS電晶體,該第一週期訊號及該第二週期訊號係為高 態主動。







.....
























es. Re











第 47/47 頁

